A/D转换器要将时间和幅值都连续的模拟量转换为离散的数字量，一般需要经过取样，保持，量化，编码四个步骤



# 取样和保持
取样是按照一定的时间间隔记录模拟量的值

![image.png](/static/img/45bf6c2e7fef5513ddee71d3ab90ac19.image.webp)

取样频率由取样定理决定，即

:::info{title="取样定理"}
设取样信号的频率为$f_s$，模拟信号的最高频分量的频率为$f_m$，则为零不失真应当满足
$$
f_s\geq 2f_m
$$
:::

取样得到的信号在送入转换电路时需要保持一定的时间不变，可以使用两个放大器

![image.png](/static/img/f4078e6e2456085362ef2817f5d92eaa.image.webp)

两个放大器都应该具有较高的输入阻抗，并且满足放大倍率之积为1
$$
A_{V1}\cdot A_{V2}=1
$$

$A_2$的输入阻抗足够大使得电容在开关断开后不放电，保持电压

# 量化和编码
可以采取并行比较的办法，对于8位的数字输出，取8个电压比较器

![image.png](/static/img/3b7df9b44ea753485c43dd688d6c294d.image.webp)

不过这样电路太复杂，n位的比较器需要使用$2^n$个分压电阻，$2^n-1$个比较器和触发器。不过它很快，称为闪速型A/D转换器

为了简化电路，可以将比较分为两级，一级比较高位，一级比较低位
1. 第一级将模拟电压转换为数字量的高位
2. 利用D/A转换器将高位转换为电压，相减得到低位
3. 第二级将剩下的模拟电压转换为低位
4. 由锁存器和三态缓存电路同时输出全部数字

由于一级比较一半，也称为半闪速型A/D转换器。它使用的元器件数目比全并行少得多

![image.png](/static/img/4b84f7413f74e22e0ba52e190d02d833.image.webp)

如果厂家再黑心一点就可以使用流水线型A/D转换器，它是多级串联的，每一级得到一组高位的数字量并计算残差传递到下一级

![image.png](/static/img/fd829453fecf4979cbad5be3f9e48b83.image.webp)

流水线工作后每一级是并行的，因而每一个时钟周期都会得到一个结果，因而转换速率是很快的；不过由于一级级地转换，每一个样本都会存在一定的延时才能得到完整的结果，称为流水延时。增加流水线的级数可以提高精度，但是会增加流水延时

# 逐次比较型A/D转换器
逐次比较就是从高位开始逐次加上数字量，如果大了就不加，这样加到最后一位就得到了总的数字量，就像天平称重一样

![image.png](/static/img/d04c233c07ecfed511f596ed08bda8dc.image.webp)

它的转换速速度与位数和时钟频率有关

# 双积分型A/D转换器
双积分型A/D转换器对模拟电压和基准电压进行两次积分，将输入电压平均值转化为时间间隔，利用计数器测量时间从而间接转换

![image.png](/static/img/a0b18bb88af6641cfd2314b0960b8e49.image.webp)

第一次积分将$v_I$加到积分器的两端
$$
v_O=-\dfrac1{RC}\int_0^t v_I dt
$$
积分开始的同时计数器开始计数，计满后使得开关断开。假定时钟周期为$T_C$那么积分时间就是
$$
T_1=2^nT_C
$$
由于积分的结果是平均电压，那么第一次积分的输出电压为
$$
v_P=-\dfrac{T_1}{RC}\overline{v_I}
$$

随后开关打向$-V_{REF}$，输出电压开始减小。此时计数器重新开始一轮计数，当电容空的时候计数使能停止。设此时计数器的值为$\lambda$，则第二次积分时间为
$$
T_2=\lambda T_C
$$
第二次积分从开始到结束应有
$$
v_P-\dfrac1{RC}\int_{t_1}^{t_1+T_2}(-V_{REF})dt=0
$$
也就是
$$
v_P=-\dfrac{T_2}{RC}V_{REF}
$$
进而得到电压的测量值
$$
\overline{v_I}=\dfrac{\lambda}{2^n}V_{REF}
$$
它与$RC$无关

模数转换器

将数字信号转换为模拟信号的电路称为数模转换器



# 权电阻网络D/A转换器
鉴于二进制数都能写为
$$
(D_{n-1}D_{n-2}\cdots D_1D_0)_2=D_{n-1} 2^{n-1}+\cdots+D_12^1+D_02^0
$$
那么只需要将每一位二进制位都转换为模拟量，再把它们相加就好了

![image.png](/static/img/6332d2a9d852b24e123a16139339800b.image.webp)

运放工作在线性区，有
$$
v_O=-R_f(i_0+i_1+i_2+i_3)
$$
那么代入各个电流值，得到
$$
v_O=-\dfrac{V_{REF}}{2^4}\sum_{i=0}^3(D_i\cdot 2^i)
$$

不过这样精确的电阻很难实现

# 倒T形电阻网络D/A转换器
倒T形电阻网络中的电阻只有$R$与$R/2$，网络呈倒T形

![image.png](/static/img/193b35fb18b275fa7a096a5e89a0c95b.image.webp)

运放是一个反向放大电路（见[神里绫华的狗](https://gbwater.icu/mypdf//others/%E6%A8%A1%E6%8B%9F%E7%94%B5%E8%B7%AF/%E6%A8%A1%E6%8B%9F%E4%B9%9F%E8%83%BD%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF/%E6%A8%A1%E6%8B%9F%E4%B9%9F%E8%83%BD%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF.html#pfb)），因此$v_N=0$，所以不论电阻上的开关接到什么地方，支路上的电流都不变。那么就能得到等效电路

![image.png](/static/img/2770069d4a9589a178562851756477aa.image.webp)

如果递归地来看，不论是第几层，都等效于两个$2R$电阻的并联。因而总电流就是
$$
I=\dfrac{V_{REF}}{R}
$$
在每一个节点处，电路被分为相等的两份。由此就可以通过控制电阻上的开关得到不同的电压输出。$n$位倒T形电阻网络的输出模拟量与数字量的关系为
$$
v_O=-\dfrac{V_{REF}}{2^n}\cdot\dfrac{R_f}{R}\left(\sum_{i=0}^{n-1}D_i\cdot 2^i\right)
$$

# 权电流D/A转换器
为了进一步提高精度，可以使用恒流源代替电阻网络，就像这样

![image.png](/static/img/dcfc129b9bd18a205ef1b535523b7c8d.image.webp)

实际中使用运放和BJT结合电阻网络实现权电流源

![image.png](/static/img/024f2b4f047a6c8846be342e343a6b87.image.webp)

$n$位的权电流D/A转换器的输出电压为
$$
v_O=\dfrac{V_{REF}}{2^n}\cdot\dfrac{R_f}{R_1}\left(\sum_{i=0}^{n-1}D_i\cdot 2^i\right)
$$
适用于分辨率高且带宽高的应用

# 电阻串联分压式D/A转换器
将阻值相等的电阻串联，各个节点的电压就是总电压的等分点，结合译码器就可以实现数模转换

![image.png](/static/img/97bd49ff2e6f9839f6bb9e09176f2173.image.webp)

缓冲器是运放构成的电压跟随器，输出阻抗高，几乎没有电流，从而保证精度

# 双极性D/A转换器
双极性D/A转换器能输出正负电压，而单极性只能输出正的。双极性D/A转换器需要用到**偏移码**。对于正负$n$位二进制数的范围
$$
-2^n\sim 2^n-1
$$
而言，以$-2^n$为全0，依次+1将得到一组$n+1$位编码，就像这样

![image.png](/static/img/450cf3d98016b6fb456a0e0ed278306e.image.webp)

它实际上就是补码将首位的符号位取反。那么以偏移码作为单极性D/A转换器的输入，再将输出减去最高位对应的电流，就能得到实际的电压，就像这样

![image.png](/static/img/880214bab04ea83010b2c561031bf74a.image.webp)

在运放端引入的偏移电流$I_B$为总电流的一半
$$
I_B=\dfrac12I
$$
也可以使用反相加法器，如图

![image.png](/static/img/267a743a42ea71342886cf6584634cac.image.webp)

扣除一半的电压就能得到预期的电压

# D/A转换器的技术指标
- 分辨率：定义为最小输出电压和最大输出电压的比值，n位D/A转换器的分辨率表示为
  $$
  \dfrac1{2^n-1}
  $$
- 转换精度：记LSB为最低有效位为1其他都为0时的输出电压/电流，FSR为输入全为1时的输出电压/电流。误差可以分为失调误差和增益误差，以及级差非线性误差
  - 失调误差是输入为0时的零点误差，应该小于LSB的一半
  - 增益误差是电压曲线斜率与理想不一样，误差来自于基准电压和运放闭环增益
  - 级差非线性误差是D/A转换器输出步长的偏差。当数字量由k-1变为k时，模拟量增加了$\Delta_k$，定义
    $$
    DNL_k=\dfrac{\Delta_k}{LSB}-1
    $$
    定义DNL是$|DNL_k|$的最大值，要求在LSB的一半以内

数模转换器

# 单稳态触发器
电路有一个稳态和一个暂稳态，没有外来触发脉冲作用时，电路处于稳定状态；在外来触发信号作用下，电路翻转到暂稳态

经过一段时间后，电路自动由暂稳态返回稳态，处于暂稳态的时间就是输出脉冲的宽度，取决于RC电路的时间常数



# CMOS微分型单稳态触发器
由两个或非门与一个RC电路组成

![image.png](/static/img/32ac345b8ffc627040be46a442cd72fe.image.webp)

- $V_I=0$时没有触发信号，电路处于稳态，$V_{O2}$为低电平，$V_{O1}$为高电平，电容无电荷
- $V_I$跳到高电平，$V_{O1}$则由高跳低，鉴于电容电压不可突变，那么$G_2$输入为两个低电平，$V_{O2}$由低电平跳为高电平，进入暂稳态。此后$V_I$在高电平还是低电平都不影响电路的状态
- $V_{DD}$通过电阻向电容充电，使得$G_2$的输入电压升高，达到阈值后使得$V_{O2}$跳回低电平。此时$V_I$应该早已处于低电平，那么$V_{O1}$翻转回高电平，重新回到稳态

由电容的充电方程可以给出输出脉冲的宽度，即电容从$0$充到$V_{TH}$的时间
$$
t_w=RC\ln\dfrac{V_{DD}}{V_{DD}-V_{TH}}
$$
如果阈值电压$V_{TH}$是高电平的一半，代入即可得到
$$
t_w=0.7RC
$$
其中二极管的作用有二
1. 钳位作用，防止输入大于$V_{DD}$$
2. 电容放电时减小电阻，加快放电

在电路回到稳态后，还需要一定的时间才能接受新的触发信号，一般为$3\tau_d$
$$
\tau_d=(R//R_D)C\approx R_DC
$$
其中$R_D$是二极管的电阻

之所以称其为微分型单稳态电路，是因为它对触发信号的上升沿敏感，相当于对输入信号做了“微分”

# 积分型单稳态触发器

积分型单稳态触发器加入了一个积分电路，如图

![image.png](/static/img/513b8f98e363953cb64c0d7e8c88d7c2.image.webp)

- $V_I=0$时没有触发信号，电路处于稳态，$v_a,v_b,v_d$为高电平，$V_O$为低电平
- $V_I$由低跳高时，$v_a$跳为低电平，不过由于电容电压不可突变，$v_b$仍保持高电平，此时$G_2$的两个输入都为高电平，那么$v_d$跳为低电平，然后$V_O$跳为高电平，电路进入暂稳态，需要$V_I$一直保持高电平
- 电容通过$R$放电，使得$v_b$低于阈值，$V_O$跳回低电平。此后$V_I$可以跳回低电平，电容重新充电，然后进入稳态

它的脉冲宽度是电容放电时间
$$
t_w=RC\ln\dfrac{V_{DD}}{V_{TH}}
$$
恢复时间$t_{re}$为电容充电时间。它的抗干扰能力强，如果$V_I$不能保持，输出脉冲宽度不会比$V_I$的脉冲更长。不过它没有正反馈，波形的边缘比较差，而且要求触发脉冲宽度大于输出脉冲宽度

一个改进的方案是增加一个与非门，使用$v_d$进行反馈

![image.png](/static/img/cceb08dc4647d7685510b75ec78a79e8.image.webp)

这样就由正脉冲触发改为了负脉冲触发，并且不再要求触发脉冲的宽度大于输出脉冲

# 74121不可重复触发集成单稳态触发器

74121有四种接法，使用内部/外部电阻，上升沿/下降沿触发

![image.png](/static/img/2ee97ed83bc47b055c984a104f6cd751.image.webp)

它是不可重复触发的，也就是说在暂稳态期间不响应触发脉冲。与之相对的是可重复触发（如MC14528），在暂稳态可以被再次触发，计时重新开始

![image.png](/static/img/471d6797e90261d22c92aca908f485b9.image.webp)


# 定时
将单稳态触发器的输出和某个波形输入接在与门的两个输入上，即可截取出$t_w$长度的输入波形

# 延时
将两个单稳态触发器串联到一起，以第一个触发器的输出作为第二个触发器的触发信号，即可实现第二个触发器的脉冲相比输入延迟$t_w$

![image.png](/static/img/5db755fa28f5284af1fe0c3b9018d10f.image.webp)

# 噪声消除

![image.png](/static/img/4c9da1d039e821f1a270783c0c90cd00.image.webp)

这样的电路会使得D触发器延迟$t_w$再采样输入信号，若输入脉冲的宽度不够，则不能更新D触发器的状态，输出不变

单稳态触发器

# 施密特触发器
施密特触发器由两个CMOS反相器串联组成，通过两个电阻将输出端的电压反馈到第一个反相器的输入端

![image.png](/static/img/60865345c09bbbb624a1b135982f4828.image.webp)



鉴于CMOS反相器没有输入电流，那么三个电压间就有关系
$$
v_{I1}=\dfrac{R_2}{R_1+R_2}\cdot v_I+\dfrac{R_1}{R_1+R_2}\cdot v_O
$$

当$v_I$逐渐上升，略大于反相器的阈值电压$V_{TH}$时，则有如下路径
1. $v_I$上升使得$v_{I1}$上升
2. 在阈值电压附近反相器输出变化剧烈，$v_{I1}$上升引起$v_{O1}$下降
3. $v_{O1}$作为第二个反相器的输入，它下降引起$v_O$上升
4. $v_O$上升通过电阻$R_2$使得$v_{I1}$上升

一般而言阈值电压是高电平的一半
$$
V_{TH}=\dfrac12V_{DD}
$$
这样的正反馈路径使得$v_O$迅速跳到高电平。假定电路处于低电平状态，使得其跳到高电平的$v_I$存在一个阈值。代入$v_O=0$得到**正向阈值电压**
$$
V_{T+}=\left(1+\dfrac{R_1}{R_2}\right)V_{TH}
$$
同样，在电路状态为高电平时，输入电压在阈值附近下降有如下路径
1. $v_I$下降使得$v_{I1}$下降
2. 在阈值电压附近反相器输出变化剧烈，$v_{I1}$下降引起$v_{O1}$上升
3. $v_{O1}$作为第二个反相器的输入，它上升引起$v_O$下降
4. $v_O$下降通过电阻$R_2$使得$v_{I1}$下降

这样的正反馈路径使得输出电压迅速降为低电平。将$v_O=V_{DD}$代入得到**负向阈值电压**，鉴于$V_{DD}=2V_{TH}$，有
$$
V_{T-}=\left(1-\dfrac{R_1}{R_2}\right)V_{TH}
$$
它们之差称为**回差电压**$\Delta V_T$
$$
\Delta V_T=\dfrac{R_1}{R_2}V_{DD}
$$

如果输出接$v_O$则是同向输出，电路符号为

![image.png](/static/img/5b8ad3859f5292d391c5f94fb55d08ed.image.webp)

接$v_{O1}$是反向输出，电路符号为

![image.png](/static/img/0c891f1367da26d95ef9d148da8c06be.image.webp)

# 多谐振电路
只需要使得施密特触发器的输入端在高电平和低电平反复横跳，即可经过施密特触发器的整形输出震荡波形。利用一个电容可以很容易达到这一点

![image.png](/static/img/6ffc9bbdfed1e71c37aa6fb255fa9f1e.image.webp)

1. 初始时刻电容没有充电，$v_C=0$，$v_O$是反相输出，为高电平
2. $v_O$经过电阻$R$给电容充电，使得$v_C$逐渐上升，电压曲线符合电容的充电方程
3. $v_C$上升达到阈值$V_{T+}$后，$v_O$跳为低电平，电容放电
4. $v_C$下降达到阈值$V_{T-}$后，$v_O$跳为高电平，电容又充电，依次循环

充电电压为$V_{DD}$，放电电压为$0$，由此给出充电时间和放电时间
$$
T_1=RC\ln\dfrac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}},\quad T_2=RC\ln\dfrac{V_{T+}}{V_{T-}}
$$
它们之和就是周期
$$
T=RC\ln\left(\dfrac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}\cdot\dfrac{V_{T+}}{V_{T-}}\right)
$$
不过这样的周期影响因素太多，不稳定，可以利用石英晶体的震荡

![image.png](/static/img/47bf4823158d9c94365c241e4c101909.image.webp)

左一是石英晶体震荡电路，中间是等效电路，右边是电路的等效阻抗。若是把谐振频率选为$f_s$，则构成**串联型振荡电路**，若是选在$f_s\sim f_p$之间，则构成**并联型振荡电路**

串联型电路是这样的

![image.png](/static/img/1bfe48e62989d7408b9c8683e29bafff.image.webp)

两个电阻应使得反相器工作在放大区，有利于电路起振，两个电容应使得在频率$f_s$时其容抗很小，保证两个反相器形成正反馈

并联型电路是这样的

![image.png](/static/img/4671333abbc57ce1d5c6f5383281ca5d.image.webp)

石英晶体相当于电感，与两个电容形成选频反馈电路。反相器$G_1$工作在线性放大区，输出电压接近正弦波，由反相器$G_2$整形为方波

施密特触发电路

# DRAM
SRAM实现一位的存储需要6个MOS管，相当的贵。DRAM使用电容代替锁存器，以读写速度为代价换取了成本和集成度，其存储单元由一个MOS管和一个电容组成



![image.png](/static/img/5a60dfad0976499407392006a587b2f2.image.webp)

- 读操作时，行选择$X$与刷新$R$以及读写使能 $\overline{WE}$ 都被置为高电平，T导通，电容与位线连接，一路通过刷新缓冲器对自身刷新，一路到达$D_0$输出
- 写操作时，只有行选择$X$被置为高电平，T导通，$D_1$的数据进入电容器
- 仅刷新时，行选择$X$与刷新$R$以及读写使能 $\overline{WE}$ 都被置为高电平，不过列选择$Y$（未画出）为低电平，读取的信号不输出，是为仅刷新

# DRAM结构
添加了行列地址寄存器，采样行列地址分时送入可以减少引线数目
![image.png](/static/img/96faebf550bffd1563f691735d3e2b74.image.webp)

# 字长扩展
字长扩展即让一个地址对应更多位的数据。将多个RAM芯片并联在一起即可实现，就像这样

![image.png](/static/img/653719afe2723cf7ba1199d7b8d2f79c.image.webp)

# 字数扩展
字数扩展即增加地址数目。将地址高位接到译码器上，译码器的输出接到各RAM芯片的片选信号上，即可扩展地址位数

![image.png](/static/img/56c24ec35c46ac4d8781156b91471b68.image.webp)