SR锁存器

用与非门实现SR锁存器如下

根据与非门的特性，有

Q=\overline{R+\overline{Q}},~\overline{Q}=\overline{{S+Q}}

注意到当 $S=0,R=0$ 时，有

Q=Q,~\overline{Q}=\overline{Q}

这意味着 $Q$ 表征了它的状态，当 $S=R=0$ 时，状态不变。 $S$ 称为置1端(set)， $R$ 称为置0端(reset)

note

置0端为高电平时将 $Q$ 置0，置1端为高电平时将 $Q$ 置为1

可以画出或非门SR锁存器的功能表

需要注意的是当 $S=R=1$ 时，按照或非门的逻辑特性有

Q=\overline{Q}=1

这显然是不可以的，如果 $S$ 和 $R$ 同时跳为 $0$ ，那么 $Q$ 的状态将不可知。因而SR锁存器有一个禁忌

注意

不可以将SR锁存器的 $S$ 引脚和 $R$ 引脚同时置为1

或非门SR锁存器的逻辑符号如下

输出引脚上的小圈圈表示0有效，即当 $Q$ 为 $1$ 时引脚输出为 $0$

SR锁存器除了可以使用或非门，也可以使用与非门

不过鉴于

\overline{AB}=\overline{A}+\overline{B}

它实际上相当于

它的逻辑符号就可以简写为

左侧的小圈圈表示0有效，即 $S$ 引脚输入为0时将 $Q$ 置为1， $R$ 引脚为0时将 $Q$ 置为0。如果需要使得 $S$ 为1时置1， $S$ 引脚应当输入 $\overline{S}$

门控SR锁存器

门控SR锁存器添加了使能端，只有当使能端为高电平时才使得输入有效。门控SR锁存器的电路和逻辑符号如下

它的功能表如下

也可以使用与非门构建，电路图如下

根据前文所述，由于进行了取反，S和R的位置与或非门的相反

D锁存器使用了一个D引脚代替了SR引脚控制置1和置0，另有使能信号控制是否保持状态。D锁存器可以由传输门构建也可以由逻辑门构建

它的功能表如下

需要注意的是，建立时间 $t_{SU}$ 保持时间 $t_H$ 脉冲宽度 $t_w$

note

D的逻辑电平需要在使能E的有效电平结束前一段时间( $t_{SU}$ )建立，需要在E的的有效电平结束后保持一段时间( $t_H$ )，为了使Q正确的置为D，使能信号E需要保持一段时间( $t_w$ )

事实上输出Q相对于D和E也存在延迟，不过它们的延迟相差不大。但是Q从0跳1与从1跳0的延迟具有差异，记为

t_{pLH}(0\to 1),~t_{pHL}(1\to 0)

一般取其平均延迟

t_{pd}=\dfrac{1}{2}(t_{pLH}+t_{PHL})