触发器

锁存器是对电平敏感的，而触发器是对边沿敏感的。意思是说触发器的状态更新发生在时钟脉冲的边沿

以$CP$命名上升沿触发的时钟信号，$\overline{CP}$命名下降沿触发的时钟信号

主从D触发器

用主从两个D锁存器可以实现一个D触发器，它的结构如图所示

当时钟信号$CP$为零时，$C=0$，使得$TG_1$导通而$TG_2$断开，$D$进入主锁存器中；同时$TG_4$导通而$TG_3$断开，从锁存器进入自锁状态，输出信号仍然由自锁的从锁存器决定

当CP从0跳1时，主锁存器进入自锁状态，锁存的值为前一个瞬间的$D$，同时从锁存器打开使得信号$Q'$进入从锁存器中，输出信号是上升沿时刻的$D$

当CP从1跳0时，从锁存器进入自锁状态，同时主锁存器打开。不过此时输出信号仍然由自锁的从锁存器决定